IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Inventor : Kazuyuki SUZUKI, et al.

Filed : Concurrently herewith

For : PACKET PROCESSING APPARATUS

Serial No. : Concurrently herewith

October 30, 2003

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

PRIORITY CLAIM AND

SUBMISSION OF PRIORITY DOCUMENT

SIR:

Applicant hereby claims priority under 35 USC 119 from **Japanese** patent application number **2002-319917** filed **November 1, 2002,** a copy of which in enclosed.

Respectfully submitted,

Thomas J. Bean Reg. No. 44,528

Katten Muchin Zavis Rosenman 575 Madison Avenue New York, NY 10022-2585 (212) 940-8800

Docket No.: FUJI 20.710

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 1日

出 願 番 号 Application Number:

人

特願2002-319917

[ST. 10/C]:

[JP2002-319917]

出 願 Applicant(s):

富士通株式会社

2003年 7月31日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/

【書類名】 特許願

【整理番号】 0251083

【提出日】 平成14年11月 1日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H04B 7/00

【発明の名称】 パケット処理装置

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 鈴木 和之

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 瓜生 士郎

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富十通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【その他】 国等の委託研究の成果に係る特許出願(平成13年度通

ページ: 2/E

信・放送機構「大規模な I P v 4 / I P v 6 混在ネット ワークシステム構築技術の研究開発」委託研究、産業活 力再生特別措置法第 3 0 条の適用を受けるもの)

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 パケット処理装置

【特許請求の範囲】

【請求項1】 入力されたパケットに一連番号を付加して分配する分配手段と、

前記分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、

前記複数のパケット解析手段からパケットを供給され、前記パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を

有することを特徴とするパケット処理装置。

【請求項2】 請求項1記載のパケット処理装置において、

前記分配手段は、入力されたパケット内の所定ビットの値に応じて前記複数のパケット解析手段に分配することを特徴とするパケット処理装置。

【請求項3】 請求項1または2記載のパケット処理装置において、

前記分配手段は、前記パケット解析モジュール単位に設けた複数の出力バッファ手段を有し、

データ滞留量が閾値を超えた出力バッファ手段に対し、入力されたパケットの 分配を停止することを特徴とするパケット処理装置。

【請求項4】 請求項1記載のパケット処理装置において、

前記順序補正手段は、前記複数のパケット解析手段から供給されるパケットを 格納するパケットバッファ手段と、

前記パケットに付加されている一連番号に対応したエントリを持つアドレス管 理手段と、

前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段を

有することを特徴とするパケット処理装置。

【請求項5】 請求項4記載のパケット処理装置において、

前記バッファ制御手段は、前記アドレス管理手段の全エントリに前記パケット バッファ手段のアドレスが格納されたのち、前記パケットバッファ手段のアドレ スの読み出しを行うことを特徴とするパケット処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、パケット処理装置に関し、パケットの宛先、発信元等各種の情報を 解析するパケット処理装置に関する。

[0002]

【従来の技術】

IP(Internet Protocol)等のパケットを処理するルータ装置等においては、内部にパケット解析モジュールを装備し、パケットの宛先、発信元等各種の情報を解析した結果に従い、パケット転送処理を行っている。

[0003]

一般的には、上記パケット解析モジュールは、ネットワークプロセッサ等のデバイスが適用されているのが現状であり、パケットの解析にはCAMデバイスが用いられる。CAM(Content Addressable Memory)即ち連想メモリは、メモリ(CAMエントリ)に格納されているデータをキーとして入力し、そのキーが格納されているCAMエントリのアドレスを返却する機能を実現する。

[0004]

IPルータ装置は、電話交換機等と違ってコネクションレス通信であり、入力されるパケットをリアルタイムに解析し、その宛先、転送可否を判定するのが特徴である。

[0005]

図 1 は、I P ルータ装置の一例の構成図を示す。同図中、回線終端部 1 0 1 \sim 1 0 N それぞれは回線を終端しており、各回線から受信したパケットはパケット

処理部 $12_1\sim 12_N$ に供給される。パケット処理部 $12_1\sim 12_N$ はネットワークプロセッサ(NP)を有し、パケットの宛先や発信元等各種の情報を解析してパケットと共にスイッチファブリック14に供給する。スイッチファブリック14は上記解析結果に応じてパケットをスイッチングし、スイッチングされたパケットはパケット処理部 $12_1\sim 12_N$ でパケットの宛先や発信元等各種の情報を解析されたのち、回線終端部 $10_1\sim 10_N$ を経て宛先の回線に送出される。

[0006]

また、この他にも、可変長パケットを扱うシステムとしては、例えば、特許文献1に記載のようなものもある。

[0007]

【特許文献1】

特開2000-101638号公報

[0008]

【発明が解決しようとする課題】

近年、データの高速化が進み、ルータ自体の容量、転送速度も上昇する傾向にあるが、この場合、パケット解析モジュール(PFE: Packet Forwarding Engine)の処理速度は転送速度に応じて高くしなければならない。

[0009]

しかしながら、パケット解析モジュールとして用いられるネットワークプロセッサに代表されるようなデバイスは、処理能力に限界があり、転送速度とパケット長によっては、1パケットについて行わなくてはならない処理が、パケット転送時間内に完了しないケースも発生してくる。更に、物理速度が高くなれば、この傾向は顕著になりパケット解析モジュールの中継性能の劣化を招く可能性が高くなるという問題点があった。

[0010]

本発明は、上記の点に鑑みなされたものであり、入力パケットを複数のパケット解析モジュールで分散処理することで、全体としての中継処理性能を向上することができるパケット処理装置を提供することを目的とする。

[0011]

【課題を解決するための手段】

請求項1に記載の発明は、入力されたパケットに一連番号を付加して分配する 分配手段と、分配手段から分配されるパケットの情報解析処理を並列に実行する 複数のパケット解析手段と、複数のパケット解析手段からパケットを供給され、 パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を有す ることにより、

入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができる。

$[0\ 0\ 1\ 2]$

請求項2に記載の発明では、分配手段は入力されたパケット内の所定ビットの 値に応じて前記複数のパケット解析手段に分配することにより、

所定ビットの値が同じパケットを同じパケット解析手段に分配することができる。

[0013]

請求項3に記載の発明では、分配手段は、パケット解析モジュール単位に設けた複数の出力バッファ手段を有し、データ滞留量が閾値を超えた出力バッファ手段に対し、入力されたパケットの分配を停止することにより、

複数のパケット解析モジュールそれぞれの負荷を平均化することができる。

$[0\ 0\ 1\ 4]$

請求項4に記載の発明では、順序補正手段は、複数のパケット解析手段から供給されるパケットを格納するパケットバッファ手段と、パケットに付加されている一連番号に対応したエントリを持つアドレス管理手段と、複数のパケット解析手段から供給されたパケットを格納したパケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じたアドレス管理手段のエントリに格納し、アドレス管理手段のエントリから一連番号順にパケットバッファ手段のアドレスを読み出し、パケットバッファ手段から一連番号順にパケットを読み出して出力するバッファ制御手段を有することにより、

複数のパケット解析手段に分配されたパケットが可変長であっても、入力順に

パケットを出力することができる。

[0015]

請求項5に記載の発明では、バッファ制御手段は、アドレス管理手段の全エントリにパケットバッファ手段のアドレスが格納されたのち、パケットバッファ手段のアドレスの読み出しを行うことにより、

複数のパケット解析手段に分配されたパケットを入力順にパケットを出力する ことができる。

[0016]

【発明の実施の形態】

図2は、本発明のパケット処理装置の一実施例のブロック図を示す。このパケット処理装置は、例えば図1のパケット処理部 $12_1 \sim 12_N$ それぞれに使用される。

[0017]

図2において、入力パケットはディストリビュータ20に入力され、パケット解析モジュール(PFE)22 $_1$ ~22 $_a$ に分配される。パケット解析モジュール(PFE)22 $_1$ ~22 $_a$ それぞれで宛先、発信元等各種の情報を解析されたパケットは順序補正バッファ24に格納され、順序補正バッファ24から入力順に読み出され、スイッチファブリックに向けて出力される。

[0018]

ここで、ディストリビュータ20の入力物理帯域をBWとしたとき、BW/a以上の入出力物理帯域を持つa個もしくはそれ以上のパケット解析モジュール2 $21\sim22$ aを並列に配置した構成である。ディストリビュータ20の出力は、パケット解析モジュール22 $1\sim22$ aの入力とインタフェースがとられ、パケット解析モジュール22 $1\sim22$ aそれぞれの出力は順序補正バッファ24の入力とインタフェースがとられている。

[0019]

更に、順序補正バッファ24の出力は物理帯域BW以上を持つ構成とする。この構成により、物理帯域BWを持つパケット処理装置を複数のパケット解析モジュールで仮想的に実現できる。

[0020]

図3は、ディストリビュータ20の一実施例のブロック図を示す。ディストリビュータ20は、SN付与部30、解析振り分け部32、出力FIFO34 $_1$ ~34aの3種のブロックから構成されており、入力されるパケットを後段の複数のパケット解析モジュールのいずれかに振り分けて該当出力ポートに転送する。

[0021]

SN付与部(SN $_$ GEN)30は、最終段の順序補正制御のために、入力パケットにシーケンスナンバー(SN)を付与し、入力パケットの特定フィールドに上記のシーケンスナンバーが記入される。このシーケンスナンバーは、 $0 \sim N$ の値をサイクリックに付与していくが、整数Nの値については、システムで提供する最小パケット長Lmin、最大パケット長Lmaxをパケット解析モジュールP個で処理する場合、次式で表される。

[0022]

整数N≧整数Nint×(P-1)+1 ただし、整数Nint>Lmax/Lmin

これにより、整数Nは、あるパケット解析モジュールに最大長パケットが振り分けられ、それ以外のすべてのパケット解析モジュールに全て最小パケットが振り分けられる最悪ケースにおいて、最大長パケットがあるパケット解析モジュールから出力され始めたてから完了するまでに、順序補正バッファに到着しうる全パケット数である。

[0023]

解析振り分け部32は、各パケットを複数のパケット解析モジュールに振り分けるが、この振り分けについては、いくつかの方法がある。基本的には、パケット内の特定エリア(宛先アドレス,発信元アドレス、または、その双方)を参照し、その中の所定ビットをコード値とみなし、そのコードに対応するパケット解析モジュールに出力する。これにより、宛先アドレスや発信元アドレスが同じパケットを同一のパケット解析モジュールに分配して、宛先アドレスや発信元アドレスが同じパケットの順序を保つことができる。

[0024]

なお、このような単純なコードではなく、パケット内の所定ビットを特定の式 で除算した余りによる振り分け等も可能である。

[0025]

解析振り分け部32はこの振り分け判定に従い、決定された出力ポートから出力 $FIFO34_1 \sim 34$ a のいずれかに該当パケットを書き込み、出力 $FIFO34_1 \sim 34$ a それぞれの出力はパケット解析モジュール22 $_1 \sim 22$ a の物理 帯域速度で読み出される。

[0026]

ここで、上記の方法で振り分けを行った場合、入力パケットのデータパターンによっては、パケット解析モジュール $22_1 \sim 22_1$ によっては、パケット解析モジュール $22_1 \sim 22_1$ によっては、パケット解析モジュール のほのが発生した場合には、それを補正し負荷の低いパケット解析モジュールへの迂回を制御して、各パケット解析モジュールの負荷を平均化する必要がある。このため、出力 $FIFO34_1 \sim 34_1 \sim$

[0027]

データ容量監視メータ(DCT) 35は、パケット解析モジュール単位に装備している出力FIFO $34_1 \sim 34_a$ のデータ滞留量を監視するものである。フラグ制御部 37には、この計測値に対する閾値が設定可能である。フラグ制御部 37は任意の時刻における滞留量を閾値と比較し、閾値を上回っていれば負荷フラグを1にセットする。なお、閾値はヒステリシス制御が可能なように、負荷フラグのセット/リセットで個別に設けることも可能である。

[0028]

パケット数監視メータ(PCT)36は、出力FIFOの内部にあるパケット数を監視する。フラグ制御部37には、データ容量監視メータ35同様に閾値が設定可能である。フラグ制御部37は、この閾値との比較により、閾値を上回っていれば負荷フラグを1にセットする。つまり、負荷フラグは二種のメータのいずれかの閾値オーバーで1にセットされることになる。この負荷フラグの状態は、解析振り分け部32に通知される。なお、少なくともデータ容量監視メータ35を有していれば良く、パケット数監視メータ36は省略することも可能である

0

[0029]

解析振り分け部32では、前述の論理により出力パケット解析モジュールを決定するが、このときに出力 $FIFO34_1 \sim 34_a$ からの負荷フラグを参照する。仮に、判定結果がx番目のパケット解析モジュールに対応する出力FIFOを指しており、かつ、この出力FIFOが過負荷状態にあるときには、x+1番目のパケット解析モジュールに振り分けを行う。X+1番目も過負荷状態であればx+2番目のパケット解析モジュールに振り分けを行う。

[0030]

順序補正バッファ24は、a個のパケット解析モジュール22₁~22aからパケットを受信し、これを多重化して出力する。但し、この出力においてはディストリビュータ20の入力時と同じ順序でパケットが出力される必要がある。このため、ディストリビュータ20で付与されたシーケンスナンバーを基にパケットの順序補正を行う。

[0031]

パケットは可変長であるため、どのパケット解析モジュールからどの長さのパケットが到着するかは確定できないが、シーケンスナンバーが一巡する中での順 序補正を行えば復元は可能である。

[0032]

図4は、順序補正バッファ 24の第1実施例のブロック図を示す。同図中、パケット情報抽出部 $40_1 \sim 40$ a はパケット解析モジュール $22_1 \sim 22$ a から供給されるパケットはパケット情報抽出部 $40_1 \sim 40$ a から一次バッファ $42_1 \sim 42$ a を経て、バッファ制御部 44 を通してパケットバッファ 46 に格納される。

[0033]

パケット情報抽出部 $401\sim40$ a はパケット解析モジュール $221\sim22$ a から供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部 44 を通してアドレス管理テーブル 48 に格納する。

[0034]

パケットバッファ46は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル48は、パケットバッファ46に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル48は、シーケンスナンバーに対応した0~Nのアドレスのエントリを持つ。

[0035]

パケット解析モジュール22 $_1$ ~22 $_2$ からパケットが到着すると、そのパケットを到着順にパケットバッファ46に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル48の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ46における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット(値1)を書き込んで、このエントリを登録する。

[0036]

アドレス管理テーブル48の全アドレスのタグビットが値1となって、パケットバッファ46にシーケンスナンバー0~Nのパケットが全て格納されていることがバッファ制御部44にて認識されると、バッファ制御部44は、読み出しポインタ(Rdp)に基づいて、アドレス管理テーブル48のアドレス0から順に各エントリの内容、つまり、先頭アドレス及びパケット長を読み出し、パケットバッファ46の先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出すことにより、パケットバッファ46からシーケンスナンバー順にパケットを読み出して行く。

[0037]

そして、パケットバッファ46からの各パケットの読み出しが完了したらバッファ制御部44はアドレス管理テーブル48の読み出しパケットに対応するアドレスのタグビットを値0にクリアすることでエントリが空いたことを示す。そして、読み出しポインタ(Rdp)をインクリメントして、上記の処理を繰り返す。この処理により、パケットバッファ46から読み出されるパケットの順序は、ディストリビュータ20に入力時の順序と同一となる。

[0038]

この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。

[0039]

このため、アドレス管理テーブル48に対して、順序補正リカバリ機構を設ける。パケットバッファ46にパケットを格納する毎に、バッファ制御部44はカウンタ47を1だけインクリメントし、パケットバッファ46からパケットを読み出す毎に1だけデクリメントする。

[0040]

パケット入力数と出力数が一致する正常時には、カウンタ47は一定値を維持することになるが、パケットロス発生時は順序補正からの出力が停止するため、カウンタが増加してゆくことになる。このカウンタ値を例えばN/2を閾値として監視することで障害を検出することができる。

[0041]

障害再開時はディストリビュータ20のSN生成初期値を0に戻し、バッファ 制御部44の読み出しポインタ(Rdp)の値を0に戻し、更に、パケットロス 検出用のカウンタ47を0に戻すことで処理を再開する。

$[0\ 0\ 4\ 2]$

なお、パケットロス以外にも、順序補正バッファ24の入力部において、パケットデータに対してパリティ、CRC等を用いてエラー監視を行い、その結果がエラーであった場合や、パケット解析モジュール22₁~22aにおいて障害を検出した場合にも同様の再開処理を行う。

$[0\ 0\ 4\ 3]$

図 5 は、順序補正バッファ 2 4 の第 2 実施例のブロック図を示す。同図中、図 4 と同一部分には同一符号を付す。図 5 において、パケット情報抽出部 4 0 $_1$ ~ 4 0 a はパケット解析モジュール 2 2 $_1$ ~ 2 2 a から供給されるパケットはパケット情報抽出部 4 0 $_1$ ~ 4 0 a から一次バッファ 4 2 $_1$ ~ 4 2 a を経て、バッファ制御部 5 0 を通してパケットバッファ 4 6 に格納される。

[0044]

パケット情報抽出部 $401\sim40$ a はパケット解析モジュール $221\sim22$ a から供給されるパケットそれぞれのシーケンスナンバーとパケット長を抽出し、バッファ制御部50を通してアドレス管理テーブル48 に格納する。

[0045]

パケットバッファ46は実際のパケットデータを供給される順に格納しておくメモリである。アドレス管理テーブル48は、パケットバッファ46に格納されているパケットの先頭アドレス及びパケット長とタグビットをパケット単位で記憶する。アドレス管理テーブル48は、シーケンスナンバーに対応した0~Nのアドレスのエントリを持つ。

[0046]

パケット解析モジュール $221 \sim 22$ a からパケットが到着すると、そのパケットを到着順にパケットバッファ 46 に書き込む。次に、書き込んだパケットのシーケンスナンバーを参照し、アドレス管理テーブル 48 の上記シーケンスナンバーに該当するアドレスのエントリに、到着したパケットを書込んだパケットバッファ 46 における先頭アドレスとパケット長及び有効なエントリであることを表すタグビット(値 1)を書き込んで、このエントリを登録する。

[0047]

バッファ制御部50は、読み出しポインタ(Rdp)に基づいて、アドレス管理テーブル48のアドレス0から順にテーブルの内容、つまり、先頭アドレス及びパケット長及びタグビットを読み出し、タグビットが値1でエントリ登録が完了していることを認識すると、パケットバッファ46からの先頭アドレスで指示されるアドレスからパケット長だけパケットデータを読み出して行く。

[0048]

この読み出しが完了したら当該タグビットの値を 0 にクリアすることでアドレス管理テーブル 4 8 のエントリが空いたことを示す。また、バッファ制御部 5.0 は読み出しポインタをインクリメントする。この処理により、パケットバッファ 4 6 から読み出されるパケットの順序は、ディストリビュータ 2 0 の入力時と同一となる。

[0049]

この順序補正において、パケット処理装置内で正常なデータ伝送が行われている場合には、シーケンスナンバーの欠落等が無く論理的な矛盾を来さないが、パケット処理装置内の伝送路の間欠障害やビットエラー等により、シーケンスナンバーが欠落したり重複した場合の異常処理が問題となる。

[0050]

このため、アドレス管理テーブル48に対して、順序補正リカバリ機構を設ける。アドレス管理テーブル48に監視ウィンドウ値Wを設定し、バッファ制御部50は、アドレス管理テーブル48の読み出しポインタ(Rdp)+ウィンドウ値(W)よりも先のエントリに登録された場合に、パケットロスとみなして障害を検出する。なお、アドレス管理テーブル48はアドレスNがアドレス0に連続するリング構造として扱う。

$[0\ 0\ 5\ 1]$

シーケンスナンバーの欠落や重複がない場合には、アドレス管理テーブル48 のアドレス0から順にエントリが登録されると共に、登録されたエントリが順次読み出されるため、図6(A)に示すように、アドレス管理テーブル48の読み出しポインタ(Rdp)+ウィンドウ値(W)よりも先のエントリに登録されることはない。

[0052]

しかし、シーケンスナンバーの欠落や重複が生じ、図6(B)に示すように、アドレス管理テーブル48のアドレス3,6でエントリが登録されないパケットロスが発生した場合には、アドレス管理テーブル48の読み出しポインタ(Rdp)はアドレス3で停止し、アドレス管理テーブル48の読み出しポインタ(Rdp)+ウィンドウ値(W)よりも先のエントリに登録されるため障害が検出される。

[0053]

この場合の障害再開は図6 (C) に示すように、アドレス管理テーブル48のアドレス (Rdp+W) のエントリから逆順(降順) にエントリを遡って、連続して登録されているエントリの先頭(アドレス7) に読み出しポインタ(Rdp

)を移動し、読み出し処理を再開する。

[0054]

第1実施例ではシーケンスナンバーの欠落や重複によりN/2個のパケットが破棄されるのに対し、本実施例では有効なエントリを無駄に廃棄することなく障害復旧処理を行うことが可能となる。

[0055]

図2に戻って説明するに、サーチエンジン26は、分散処理を行う場合の集約的な検索エンジンである。CAM27と、その関連データを格納するRAM28を備え、上位ソフトウエアからルーティングエントリやフィルタリングエントリが設定されているものである。

[0056]

パケットは負荷分散されるため、同じフローに属するパケット、即ち宛先アドレスと発信元アドレスが同じパケットが異なるパケット解析モジュールに分配される可能性があるため、複数のパケット解析モジュール $22_1 \sim 22_1 \sim 0$ 0 はサーチエンジン 260 をアクセスする。

[0057]

このとき、複数のパケット解析モジュール22 $_1$ ~22 $_2$ aからのアクセスが同時に実施される可能性がある、これらの調停はサーチエンジン26が行う。調停論理は、タイムスロット割り当て方式、もしくはラウンドロビン制御により行う。この調停機能のために、サーチエンジン26の内部においては、各パケット解析モジュール22 $_1$ ~22aに対応して検索リクエストをキューイングするリクエストキューを配備しておく。

[0058]

更に、サーチエンジン26においてはカウンタを備え、CAM27の各エントリ毎にヒットした回数をカウントする。これにより、分散ルーティングされた同一フローのパケットのカウントが可能となり、集約的に統計情報を収集することが可能となる。

[0059]

図7は、本発明のパケット処理装置を適用したIPルータ装置の一実施例の構

成図を示す。同図中、回線終端部 $601 \sim 60N$ それぞれは例えば伝送速度 10 G b p s の光回線(O C -192)を終端しており、各回線から受信したパケットはブレード単位で設けられたパケット処理部 $621 \sim 62N$ に供給される。

[0060]

[0061]

各回線から受信したパケットはディストリビュータ64によりパケット解析モジュール661~664に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ68から入力順に読み出された後、マルチキュー70を構成する複数のキューにパケット毎にクラス(優先度)を付加してキューイングされ、優先度の高い音声パケット等を優先して取り出す如き既存のスケジューリングアルゴリズムによって各キューから取り出され、スイッチファブリック72に供給される。

[0062]

そして、スイッチファブリック72でスイッチングされたパケットは、ディストリビュータ65によりパケット処理部62 $_1$ ~62 $_N$ に供給され、パケット解析モジュール67 $_1$ ~67 $_4$ に分散されて宛先、発信元等各種の情報を解析され、順序補正バッファ69から入力順に読み出された後、マルチキュー71を構成する複数のキューにパケット毎にクラス(優先度)を付加してキューイングされ、既存のスケジューリングアルゴリズムによって各キューから取り出され、回線終端部60 $_1$ ~60 $_N$ を経て宛先の回線に送出される。

[0063]

このように、本発明によれば、データの高速化が進んでも、新たに高速のパケット解析モジュールを開発することなく、既に存在するパケット解析モジュール

を用いて高速なデータ転送処理を実現することが可能となる。また、パケット解析モジュールの処理能力を軽減させることができ、多彩な処理機能の組み込みが可能となる。

[0064]

更に、負荷分散により同一フローが異なるパケット解析モジュールで処理されたとしても、単一のCAMの設定によりルーティングが可能であり、かつ集約的な統計情報の収集も複雑なソフトウエア制御を必要としない。また、パケットロス等の障害発生時に、有効なパケットを無駄に廃棄せずに処理を再開することが可能となる。

[0065]

なお、ディストリビュータ20が請求項記載の分配手段に対応し、パケット解析モジュール22 $_1$ ~22 $_2$ るがパケット解析手段に対応し、順序補正バッファ24が順序補正手段に対応し、出力FIFO34 $_1$ ~34 $_3$ が出力バッファ手段に対応し、パケットバッファ46がパケットバッファ手段に対応し、アドレス管理テーブル48がアドレス管理手段に対応し、バッファ制御部44がバッファ制御手段に対応し、カウンタ47が第1障害検出手段に対応し、バッファ制御部50が第2障害検出手段に対応し、サーチエンジン26が検索手段に対応する。

[0066]

(付記1) 入力されたパケットに一連番号を付加して分配する分配手段と

前記分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段と、

前記複数のパケット解析手段からパケットを供給され、前記パケットに付加されている一連番号順に並べ替えて出力する順序補正手段を

有することを特徴とするパケット処理装置。

[0067]

(付記2) 付記1記載のパケット処理装置において、

前記分配手段は、入力されたパケット内の所定ビットの値に応じて前記複数のパケット解析手段に分配することを特徴とするパケット処理装置。

[0068]

(付記3) 付記1または2記載のパケット処理装置において、

前記分配手段は、前記パケット解析モジュール単位に設けた複数の出力バッファ手段を有し、

データ滞留量が閾値を超えた出力バッファ手段に対し、入力されたパケットの 分配を停止することを特徴とするパケット処理装置。

[0069]

(付記4) 付記1記載のパケット処理装置において、

前記順序補正手段は、前記複数のパケット解析手段から供給されるパケットを 格納するパケットバッファ手段と、

前記パケットに付加されている一連番号に対応したエントリを持つアドレス管 理手段と、

前記複数のパケット解析手段から供給されたパケットを格納した前記パケットバッファ手段のアドレスを、そのパケットに付加されている一連番号に応じた前記アドレス管理手段のエントリに格納し、前記アドレス管理手段のエントリから前記一連番号順に前記パケットバッファ手段のアドレスを読み出し、前記パケットバッファ手段から前記一連番号順にパケットを読み出して出力するバッファ制御手段を

有することを特徴とするパケット処理装置。

[0070]

(付記5) 付記4記載のパケット処理装置において、

前記バッファ制御手段は、前記アドレス管理手段の全エントリに前記パケットバッファ手段のアドレスが格納されたのち、前記パケットバッファ手段のアドレスの読み出しを行うことを特徴とするパケット処理装置。

[0071]

(付記6) 付記5記載のパケット処理装置において、

前記順序補正手段は、前記パケットバッファ手段に格納されたパケット数と読み出されたパケット数の差が所定値を超えたとき障害を検出する第1障害検出手段を有することを特徴とするパケット処理装置。

[0072]

(付記7) 付記4記載のパケット処理装置において、

前記順序補正手段は、前記パケットバッファ手段のアドレスを格納した前記アドレス管理手段のエントリが、前記パケットバッファ手段のアドレスを読み出す前記アドレス管理手段のエントリに、所定の監視ウィンドウ値を加算したエントリより先となったとき、障害を検出する第2障害検出手段を有することを特徴とするパケット処理装置。

[0073]

(付記8) 付記7記載のパケット処理装置において、

前記順序補正手段は、前記障害検出手段が障害を検出したのち、前記パケットバッファ手段のアドレスを最後に格納した前記アドレス管理手段のエントリから 遡り連続して前記パケットバッファ手段のアドレスが格納されている先頭のエントリから前記パケットバッファ手段のアドレスの読み出しを再開することを特徴とするパケット処理装置。

[0074]

(付記9) 付記1乃至8のいずれか記載のパケット処理装置において、

前記複数のパケット解析手段からの依頼による検索処理を集約して実行する検索手段を有することを特徴とするパケット処理装置。

[0075]

(付記10) 付記9記載のパケット処理装置において、

前記検索手段は、複数のパケット解析手段からのアクセスを調停する機能を有することを特徴とするパケット処理装置。

[0076]

(付記11) 付記9記載のパケット処理装置において、

前記検索手段は、連想メモリを用いて検索を行うことを特徴とするパケット処理装置。

[0077]

(付記12) 付記11記載のパケット処理装置において、

前記検索手段は、前記連想メモリの各エントリ毎にヒット回数を計数すること

を特徴とするパケット処理装置。

[0078]

【発明の効果】

上述の如く、請求項1に記載の発明によれば、入力パケットを複数のパケット 解析手段で分散処理することで、全体としての中継処理性能を向上することがで きる。

[0079]

また、請求項2に記載の発明によれば、所定ビットの値が同じパケットを同じ パケット解析手段に分配することができる。

[0080]

また、請求項3に記載の発明によれば、複数のパケット解析モジュールそれぞれの負荷を平均化することができる。

[0081]

また、請求項4に記載の発明によれば、複数のパケット解析手段に分配されたパケットが可変長であっても、入力順にパケットを出力することができる。

[0082]

また、請求項5に記載の発明によれば、複数のパケット解析手段に分配されたパケットを入力順にパケットを出力することができる。

【図面の簡単な説明】

【図1】

IPルータ装置の一例の構成図である。

【図2】

本発明のパケット処理装置の一実施例のブロック図である。

【図3】

ディストリビュータの一実施例のブロック図である。

【図4】

順序補正バッファの第1実施例のブロック図である。

【図5】

順序補正バッファの第2実施例のブロック図である。

【図6】

順序補正バッファの第2実施例の動作を説明するための図である。

【図7】


本発明のパケット処理装置を適用したIPルータ装置の一実施例の構成図である。

【符号の説明】

- 20, 30, 64, 65 ディストリビュータ
- $22_1 \sim 22_a$, $66_1 \sim 66_4$, $67_1 \sim 67_4$ パケット解析モジュール (PFE)
 - 24,68,69 順序補正バッファ
 - 26 サーチエンジン
 - 2 7 C A M
 - 28 RAM
 - 30 SN付与部(SN_GEN)
 - 32 解析振り分け部
 - 341~34a 出力FIFO
 - 35 データ容量監視メータ (DCT)
 - 36 パケット数監視メータ (PCT)
 - 37 フラグ制御部
 - 401~40a パケット情報抽出部
 - 421~42a 一次バッファ
 - 44,50 バッファ制御部
 - 46 パケットバッファ
 - 47 カウンタ
 - 48 アドレス管理テーブル
- 601~60N 回線終端部
- 621~62N パケット処理部


【書類名】 図面 【図1】

IPルータ装置の一例の構成図




【図2】

本発明のパケット処理装置の一実施例のブロック図




【図3】

ディストリビュータの一実施例のブロック図




【図4】

順序補正バッファの第1実施例のブロック図




【図5】

順序補正バッファの第2実施例のブロック図




【図6】

順序補正バッファの第3実施例のブロック図



【図7】

本発明のパケット処理装置を適用したIPルータ装置 の一実施例の構成図



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 本発明は、入力パケットを複数のパケット解析モジュールで分散処理 することで、全体としての中継処理性能を向上することができるパケット処理装 置を提供することを目的とする。

【解決手段】 入力されたパケットに一連番号を付加して分配する分配手段 20 と、分配手段から分配されるパケットの情報解析処理を並列に実行する複数のパケット解析手段 $22_1 \sim 22_a$ と、複数のパケット解析手段からパケットを供給され、パケットに付加されている一連番号順に並べ替えて出力する順序補正手段 24 を有することにより、入力パケットを複数のパケット解析手段で分散処理することで、全体としての中継処理性能を向上することができる。

【選択図】 図2

特願2002-319917

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社